당신은 주제를 찾고 있습니까 “ldo regulator 차이 – LDO Voltage Regulators theory(이론 설명)“? 다음 카테고리의 웹사이트 th.taphoamini.com 에서 귀하의 모든 질문에 답변해 드립니다: https://th.taphoamini.com/wiki/. 바로 아래에서 답을 찾을 수 있습니다. 작성자 이용성교수MFTS Multi Fusion Tech Space 이(가) 작성한 기사에는 조회수 3,371회 및 좋아요 52개 개의 좋아요가 있습니다.
가령 5V에서 3.3V를 만들때 일반레귤레이터로는 안되고,LDO만이 사용가능합니다. DC/DC컨버터는 DC전원-> DC전원을 만드는 장치나 회로인데 일반 레귤레이터의 경우는 반드시 입력전압 ＞출력전압이어야 하지만 DC-DC 컨버터는 입력전압보다 더 높은 출력전압도 가능합니다.
Table of Contents
ldo regulator 차이 주제에 대한 동영상 보기
여기에서 이 주제에 대한 비디오를 시청하십시오. 주의 깊게 살펴보고 읽고 있는 내용에 대한 피드백을 제공하세요!
d여기에서 LDO Voltage Regulators theory(이론 설명) – ldo regulator 차이 주제에 대한 세부정보를 참조하세요
안녕하세요. 여러분 반갑습니다.
12V의 DC전압을 5V의 DC전압으로 만들려면 어떻게 해야 할까요?
레귤레이터를 사용해야 합니다.
레귤레이터로 여러분이 원하는 DC전압 즉 안정된 직류전압을 만들 수 있습니다.
여러분 아두이노 우노보드에서 권장하는 입력전압 Vin은 7~12V이지요.
하지만 아두이노 회로 동작전압은 5V입니다.
바로 Voltage Regulator가 필요한 이유가 될 것입니다.
오늘은 여러분들과 함께 Voltage Regulator에 대해서 살펴보도록 하겠습니다.
일반적인 레귤레이터 IC는 입력전압이 출력전압보다 2V이상 크거나 같습니다. 이 말은 입력전압에서 출력전압이 2V이상 떨어진다는 이야기입니다.
측 이것이 바로 Dropout Voltage를 의미합니다.
또한 LDO라는 것은 Low DropOutput Rgulator로 전압을 조금만 떨어뜨립니다.
아두이노 우노 보드 하드웨어 회로를 이해하기 위해 먼저 전압 레귤레이터를 이해해봅니다.
고맙습니다.
#Regulator, #LDO, #Dropout_Voltage
ldo regulator 차이 주제에 대한 자세한 내용은 여기를 참조하세요.
레귤레이터(Regulator)와 LDO(Low voltage Drop Out) 알아보기
차이를 살펴보면 레귤레이터의 경우 2V이상 출력전압이 떨어지게 되지만 LOD같은경우는 0.5V정도로 레귤레이터의 비해 적게 전압강하가 발생합니다. 이는 …
Source: thisthatstory.com
Date Published: 6/8/2022
View: 5225
Linear Regulator 의 기초
Linear Regulator 내부회로의 개요는 Figure 2 와 같습니다. 기본적으로 에러앰프(오차 검출용 OP AMP)와 기준 … 크게는 표준형과 LDO 형의 차이이지만 LDO 중에서도.
Source: fscdn.rohm.com
Date Published: 6/11/2021
View: 8922
Ldo Voltage Regulators Theory(이론 설명) | ldo regulator 차이 …
이에 대한 추가 정보 ldo regulator 차이 주제에 대해서는 다음 문서를 참조하십시오. 아이디어가 있으면 기사 아래에 댓글을 달거나 주제에 대한 다른 …
Source: ko.nataviguides.com
Date Published: 10/29/2021
View: 9129
[레귤레이터] 레귤레이터란? 리니어와 스위칭 레귤레이터 비교
오늘은 Regulator IC에 대해 알아보겠습니다. … 리니어 레귤레이터는 직접적으로 전압을 떨어뜨리는 방식이며 LDO라고도 많이 말합니다.
Source: gdnn.tistory.com
Date Published: 8/12/2022
View: 725
LDO(Low Dropout) 회로, 특징, 시뮬레이션 결과 – 공대생 교블로그
따라서 LDO는 표준타입의 레귤레이터와 동일한 전압을 출력하는 경우에도 … 또한 LDO는 입력전압과 출력전압의 차이가 작아도 출력전압이 안정화 …
Source: eunkyovely.tistory.com
Date Published: 9/12/2021
View: 577
초저잡음 LDO 레귤레이터로 깨끗한 전력 공급 – 테크월드뉴스
LDO(Low Dropout) 선형 레귤레이터는 강하 전압(레귤레이션 유지에 필요한 입력 전압과 출력 전압의 차이)이 통상 400mV 미만인 특수한 종류의 선형 …
Source: www.epnc.co.kr
Date Published: 7/20/2022
View: 1252
디지털로 구현하는 LDO 레귤레이터 – 반도체설계교육센터
디지털 LDO는 아날로그 오차 증폭기 대신 출력 전압과 목표 전압 간의 오차 감지를 위해 비교기 또는 멀티 비트의 ADC를 사용하며 비교 결과에 따른 공급 전류 제어를 위한 …
Source: www.idec.or.kr
Date Published: 6/12/2022
View: 1437
LDO(Low DropOut regulator) 란? – 가카리의 공부방
달리 표현하자면 Vo = Vref(1+R2/R1)이 됩니다. 여기서 일반 레귤레이터와 LDO의 차이점은 위의 Q1 소자와 회로 …
Source: gakari.tistory.com
Date Published: 7/15/2022
View: 7107
주제와 관련된 이미지 ldo regulator 차이
주제와 관련된 더 많은 사진을 참조하십시오 LDO Voltage Regulators theory(이론 설명). 댓글에서 더 많은 관련 이미지를 보거나 필요한 경우 더 많은 관련 기사를 볼 수 있습니다.
주제에 대한 기사 평가 ldo regulator 차이
- Author: 이용성교수MFTS Multi Fusion Tech Space
- Views: 조회수 3,371회
- Likes: 좋아요 52개
- Date Published: 2020. 5. 23.
- Video Url link: https://www.youtube.com/watch?v=Z852SLKEFY0
LDO, DC/DC컨버터, Regulator 이 세가지의 차이점?
모두 전원과 관계되는 용어지만 그렇다고 서로 연관되는 것은 아닙니다.
LDO는 Low Drop Output Regulator로서 레귤레이터 IC중 한종류입니다. 일반 레귤레이터 IC(78xx 시리즈)의 경우는 입력전압 ≥ 출력전압+2V 되야 하지만 LDO는
입력전압 ≥ 출력전압+0.5V면 됩니다. 따라서 입출력전압차가 별로 없는 곳에서
많이 사용하죠. 가령 5V에서 3.3V를 만들때 일반레귤레이터로는 안되고,LDO만이 사용가능합니다.
DC/DC컨버터는 DC전원-> DC전원을 만드는 장치나 회로인데 일반 레귤레이터의 경우는 반드시 입력전압 ＞출력전압이어야 하지만 DC-DC 컨버터는 입력전압보다 더 높은 출력전압도 가능합니다. 주회로는 일반 DC를 스위칭 시켜 교류로 만들고 이교류를 코일,트랜스,커패시턴스등을 이용해 승압또는 강압시킨다음 다시 정류시켜 DC로 만드는 것입니다.
Regulator라는 것은 안정화시킨다는 의미입니다. 즉 전압의 경우 정전압화시켜
부하전류,입력전압,주변온도등에 관계없이 일정한 출력을 만들어 주는 장치,IC등을 통칭해서 말하는 것입니다. 위의 2가지도 레귤레터의 한종류라고 할수 있죠.
다만 DC/DC컨버터의 경우 레귤레이터가 아닌 경우도 있습니다 가령 MAX232와 같은 IC의 경우 출력전압 = 입력전압 x 2 가 되므로 “입력전압에 관계없이 출력전압이 일정한것이 레귤레이터다”라는 의미에서 벗어나기 때문이죠.
참고하세요.
레귤레이터(Regulator)와 LDO(Low voltage Drop Out) 알아보기
레귤레이터(Regulator)란?
만약 10V의 전압원이 있고 어떤 부품은 5V의 전압만 필요할때 이럴때 필요한것이 레귤레이터입니다.
레귤레이터(Regulator)란 입력전압을 원하는 전압으로 일정하게 만들어주는 역활을 수행 하며 출력전압이 약 2V이상 강하 되기 때문에
출력하는 전압보다 입력을 2V이상 더 입력 하여야합니다. 이때 2V이상 떨어진 전압 만큼에 해당하는 에너지가 열로 발산되게 됩니다
따라서 레귤레이터 부품 열관리도 신경써야합니다.
예를 한번 들어보겠습니다.
3V로 동작하는 부품이 있을때 만약 레귤레이터에 4V를 입력하게되면 레귤레이터는 반드시 2V 전압이 떨어지기 때문에 3V가 아닌 2V가 출력 되고
부품은 제대로 동작안하게 될것입니다. 하지만 5V이상을 레귤레이터에 입력하게되면 3V로 안정적이게 출력이 나올것이고 부품도 제대로 동작할것입니다.
[레귤레이터] 레귤레이터란? 리니어와 스위칭 레귤레이터 비교
728×90
반응형
안녕하세요. 취업한 공대누나입니다.
오늘은 Regulator IC에 대해 알아보겠습니다.
조금 복잡한 설계를 하다보면 한 회로에서 여러 전원을 사용해야하는 경우가 있는데요.
그럴 때 입력 전원이 원하는 전원으로 모두 들어오지 않는 이상
꼭 사용해야 하는 IC가 바로 Regulator입니다.
그렇다면 레귤레이터에 대해 알아보도록 하겠습니다.
1. Regulator란?
우선 레귤레이터란 일정한 전압을 출력해주는 IC입니다.
회로에 내가 원하는 전원을 다 입력으로 넣을 수 있으면 좋겠지만 현실적으로 그러기는 쉽지 않습니다.
예를 들어 입력 전원이 12V인데
회로 내부에 있는 OPamp를 구동시키기 위해 15V 전원이 필요하고
래치 IC를 동작시키기 위해 5V 전원이 필요하고
MCU를 동작시키기 위해 3.3V 전원이 필요하다면 어떻게 해야할까요?
이럴 때 바로 Regulator IC를 사용하는 것입니다.
그림처럼 12V의 전원을 레귤레이터를 통해 강압 또는 승압을 하여 원하는 출력을 뽑아냅니다.
강압 : 입력전압보다 낮은 전압을 생성
승압 : 입력전압보다 높은 전압을 생성
표의 왼쪽 사진은 제가 실무에서 사용하고 있는 레귤레이터입니다.
사진과 같은 패키지 말고도 여러 타입의 레귤레이터가 있습니다.
각자 원하는 타입을 사용하시면 됩니다.
참고로, 이건 일반적으로? 많이들 사용하시는 방법이기도 한데
레귤레이터의 출력을 위의 사진처럼 LED에 연결해줍니다.
그래서 원하는 전압이 잘 출력되고 있는지 눈으로 쉽게 볼 수 있도록 많이 사용하기도 합니다.
실제 디지털 멀티미터로 출력을 찍어도 쉽게 알 수 있으나
귀찮기도 하고 보기 편하기도 하니 저렇게 회로를 꾸미기도 합니다.
2. 리니어 Regulator란?
레귤레이터는 흔히 리니어(Linear) 방식의 레귤레이터와 스위칭(Switching) 방식의 레귤레이터로 분류합니다.
리니어 레귤레이터는 직접적으로 전압을 떨어뜨리는 방식이며 LDO라고도 많이 말합니다.
입력전원을 낮추는 방식만 가능합니다.
예를 들어서 5V를 3.3V로 만드는 것은 가능한데, 5V를 12V로 승압할 수는 없습니다.
변환 과정에서 열이 많이 발생하고 이러한 열은 전기 에너지가 열로 소모되는 것이라
전력 효율이 낮은 편입니다.
일반적으로 전류 요구량이 낮은 회로에 사용하며, 전류를 높이 이용하려면
방열판을 달아 열을 식혀주어야합니다.
아까 표의 왼쪽 사진이 리니어 레귤레이터의 회로를 구성한 것입니다.
엄청 간단한 것을 확인할 수가 있습니다.
3. 스위칭 Regulator란?
스위칭 레귤레이터는 스위치 소자의 On/Off 반복을 통해 원하는 출력 전압을 만들어내는 소자입니다.
리니어 레귤레이터와는 다르게 강압과 승압이 모두 가능하며 부전압을 생성할 수도 있습니다.
또한 비교적 큰 전력을 흘릴 수 있습니다.
출처 : GS256MF 데이터시트
위의 사진은 디바이스마트에서 아무 스위칭 레귤레이터를 검색하여 데이터 시트를 캡처한 것입니다.
일반적으로 레퍼런스 회로가 다 주어지며 데이터시트를 참고하여 설계하면 됩니다.
LDO와 다르게 다이오드와 인덕터가 추가로 들어가는 것을 확인할 수 있습니다.
부품이 많이 추가되면 뭐가 문제냐 라고 생각하실 수도 있지만
기판 자체를 소형화하기 힘들기도 하고 가격도 더 비싸다는 단점이 있습니다.
4. 리니어와 스위칭의 차이점 및 장단점 비교
LDO Switching 장점 – 회로가 비교적 단순함
– 노이즈가 적음 – 전력 효율 높음
– 승압, 강압, 부전안 변환 가능 단점 – 전력 효율 낮음 (전류를 높이면 발열이 심함)
– 강압만 가능 – 회로가 비교적 복잡함
– 노이즈가 많음 (스위칭 노이즈)
위의 내용을 이해하셨다면 어렵지 않게 받아들이실 수 있는 내용입니다.
자신의 회로에 적합한 것을 찾아 데이터 시트를 보고 설계하면
어렵지 않게 원하는 전압을 출력할 수 있습니다.
어려운 점이 있으면 댓글로 알려주세요
감사합니다.
728×90
반응형
LDO(Low Dropout) 회로, 특징, 시뮬레이션 결과
728×90
안녕하세요
오늘은 LDO에 대해서 정리해보겠습니다 🙂
지난 포스팅 참고하세요 ^_^
LDO란?
LDO는 Low Drop-output의 약자로 낮은 입출력 전위차에서도 동작하는 리니어 레귤레이터입니다.
DC/DC 컨버터와 달리 레귤레이팅 할 때 전압강하가 작으며 리플(Ripple)이 작다는 장점이 있습니다
또한 회로도 DC/DC컨버터보다 간단하기 때문에 가격도 더 저렴하다는 것!!
입력보다 출력전압이 낮으며 입력과 출력 전압 사이의 전압차가 작을 때 효율이 높고
LDO의 입출력 전위차에 관해서 수치적으로 정의된건 없지만 일반적으로 레귤레이터가 안정적으로 동작하는 최저한의 전위차가 1V 이하로 억제된 것을 뜻합니다.
예를 들어서 3.3V의 전원을 필요로 하는 IC의 경우 표준 타입에서는 5V에서 3.3V 전원을 생성할 수 없기 때문에 입출력 전위차가 낮은 LDO가 필요합니다.
DC/DC컨버터에서 비교적 큰 전압을 넣어준다면 LDO는 1.2V, 1.5V 등 더 정교하게 전압을 변환하여 넣어줍니다.
따라서 LDO는 표준타입의 레귤레이터와 동일한 전압을 출력하는 경우에도 입력전압을 낮게 설정할 수 있습니다.
낮은 전위차에서 동작함으로써 에너지 손실이 적어 발열 등을 억제하는 설계가 가능합니다.
또한 LDO는 입력전압과 출력전압의 차이가 작아도 출력전압이 안정화되기 때문에
전력효율이 좋은 전원을 실현할 수 있습니다. (초소형, 저소비전압, 고리플제거, 고정밀도)
따라서 정리해보자면 LDO는
1. high current effenciency
2. low noise
3. high accurance
4. fast responce performance
LDO Circuit LDO 회로
Vout constan that When Iout current (0~ Imax) Output voltage will get Constant voltage
The Drop-Out can be defined as the differentce between the output and input voltages.
LDO 영향
LDO 시뮬레이션 결과
LDO의 역할
LDO의 역할은 주로 전원 공급입니다. 레귤레이터의 역할답게 외부의 노이즈를 억압하는 기능이 있고
노이즈가 있는 전원에서부터 노이즈가 없는 전압원을 생성합니다.
제가 공부하고 있는 공대 대학원생 브이로그도 보러오세요 🙂
728×90
초저잡음 LDO 레귤레이터로 깨끗한 전력 공급
[테크월드=선연수 기자]선형 레귤레이터 IC는 인덕터를 사용하지 않으면서도 높은 전압에서 낮은 전압으로 전압을 강하한다. LDO(Low Dropout) 선형 레귤레이터는 강하 전압(레귤레이션 유지에 필요한 입력 전압과 출력 전압의 차이)이 통상 400mV 미만인 특수한 종류의 선형 레귤레이터다. 초기 선형 레귤레이터 설계는 ~1.3V의 강하를 제공했다. 이는 5V 입력 시 디바이스가 레귤레이션을 유지하기 위해 최대로 달성할 수 있는 출력이 ~3.7V에 불과함을 의미한다. 오늘날에는 더욱 정교한 설계 기법과 웨이퍼 제조 공정이 도입되면서, 낮은 강하는 대략 100~300mV로 정의되고 있다.
LDO 레귤레이터는 특정 시스템에서 가장 비용이 적게 드는 부품 중 하나일 때가 많지만, 비용 대비 편익 기준으로는 가장 효용이 높은 부품 중 하나이기도 하다. 출력 전압 레귤레이션 외에도 LDO 레귤레이터가 하는 또 다른 중요한 일은 과도 전압, 전원 잡음, 역 전압, 전류 서지 등과 같은 열악한 환경 조건으로부터 값비싼 다운스트림 부하를 보호하는 일이다. 따라서 레귤레이터 설계는 견고해야 하며, 부하를 보호하는 동시에 환경으로부터 발생하는 나쁜 영향을 흡수하는데 필요한 모든 보호 기능을 포함해야 한다. 많은 저가형 LDO 선형 레귤레이터는 필요한 보호 기능을 갖추지 않아, 종종 레귤레이터 자체뿐 아니라 다운스트림 부하까지 손상시킬 수 있다.
LDO 레귤레이터 vs. 기타 레귤레이터
다양한 방법을 통해 저전압 스텝다운 변환과 레귤레이션을 달성할 수 있다.
스위칭 레귤레이터는 넓은 범위의 전압에서 높은 효율로 동작하지만, 이를 위해 인덕터와 커패시터와 같은 외부 부품을 필요로 해 비교적 넓은 보드 공간을 차지한다. 또한 인덕터리스 차지 펌프나 스위치드 커패시터 전압 컨버터를 사용해 낮은 전압으로 변환할 수 있다. 그러나 일반적으로는 변환 영역에 따라 더 높은 효율로 동작하지만, 출력 전류 성능이 제한돼 과도 상태 성능이 좋지 않고 선형 레귤레이터에 비해 더 많은 외부 부품을 요구한다.
FPGA, DSP, CPU, GPU, ASIC과 같은 고속, 고전류, 저전압 디지털 IC는 코어와 I/O 채널에 전력을 공급하는 전원에 보다 엄격함을 요구한다. 전통적으로 차지 펌프는 필요한 출력 전류와 과도 응답이 부족하기 때문에, 효율적인 스위칭 레귤레이터를 사용해 이런 디바이스에 전력을 공급해 왔다. 그러나 스위처는 잡음 간섭 문제가 발생할 수 있으며, 때로는 과도 응답이 느리거나 레이아웃이 제한될 수 있다.
따라서 LDO 레귤레이터는 이런 애플리케이션뿐 아니라 다른 저전압 시스템에 대안을 제공한다.
잡음에 민감한 아날로그/RF 애플리케이션(시험·계측 시스템에서 흔히 볼 수 있으며, 이들 시스템은 기계나 장비의 측정 정확도가 측정되는 대상보다 수백 배는 더 우수해야 한다)에 전력을 공급하는 경우, 일반적으로 스위칭 레귤레이터보다 LDO 레귤레이터가 선호된다. 저잡음 LDO 레귤레이터는 주파수 합성기(PLL/VCO), RF 믹서·변조기, 고속 고분해능 데이터 컨버터, 정밀 센서를 포함한 다양한 종류의 아날로그/RF 설계에 전력을 공급한다. 그럼에도 불구하고 애플리케이션은 기존 저잡음 LDO 레귤레이터의 한계를 시험하는 수준의 감도에 도달한 상태다.
예를 들어, 많은 하이엔드 VCO에서 전원 잡음은 VCO 출력 위상 잡음(지터)에 직접적으로 영향을 준다. 전체 시스템 효율 요구 사항을 만족하기 위해 일반적으로 LDO 레귤레이터는 비교적 잡음이 많은 스위칭 컨버터 출력을 포스트 레귤레이트 하는데, LDO의 고주파 PSRR(Power Supply Ripple Rejection) 성능이 무엇보다 중요하다. 그뿐만 아니라 잡음 수준은 LDO 레귤레이터에 의해 mV(rms) 범위에서 한 자릿수 μV(rms) 범위로 표준 산업 스위칭 레귤레이터에 비해 수백, 수천 배까지 줄일 수 있다.
LDO 설계 과제
연산 증폭기, 계측 증폭기와 같은 일부 IC와 디지털-아날로그 컨버터(DAC), 아날로그-디지털 컨버터(ADC) 같은 데이터 컨버터는 전력 공급을 위해 2개의 입력 전원을 필요로 하므로 듀얼 극성이라고 한다(양의 극성 하나, 음의 극성 하나). 양의 레일은 보통 양의 전압 레퍼런스나 더 바람직하게는 선형 또는 저전압 강하 레귤레이터에 의해 전력을 공급받아 왔다. 음의 레일은 전통적으로 네거티브 스위칭 레귤레이터 또는 인버터에 의해 전력을 공급받았다. 그러나 인덕터 기반 스위처는 잡음을 시스템에 쉽게 유입할 수 있다. 네거티브 레귤레이터가 등장하면서 네거티브 LDO 레귤레이터를 사용해 음의 시스템 레일에 전력을 공급하고, 모든 LDO 레귤레이터 기능(인덕터 불필요, 저잡음, 높은 PSRR, 빠른 과도 응답, 완벽한 보호)을 이용하기에 유리해졌다. 오래된 구형 LDO 레귤레이터는 PSRR과, 잡음 성능이 훨씬 낮지만 여전히 이런 유형의 조용한 전원 제작에 사용할 수 있다. 그러나 시스템을 완성하는데 많은 추가적인 부품, 보드 공간, 설계 시간이 들며, 별도의 부품은 특성(기생 저항 등)에 따라 전력 예산에 부정적인 영향을 미칠 수 있다.
연산 증폭기, ADC 또는 다른 신호 체인 부품을 사용하는 고객은 또 다른 어려운 시스템 성능 특성을 가진다. 이 IC는 무한한 전원전압 변동 제거비 성능을 갖지 못하며, 전원전압 변동 제거비 성능이 높은 주파수에서도 상당히 낮을 수 있다. 이 경우 과거에는 보드에 별도의 필터링 부품을 사용해야 했고, 이는 솔루션의 크기를 증가시킨다. 그뿐만 아니라 설계자가 높은 정확도를 얻고자 할 경우 레귤레이터 전원이 과도한 잡음을 발생시켜 측정 시나리오에 원하지 않는 진동을 일으킴으로써 더 많은 문제가 일어날 수 있다.
많은 산업 표준 선형 레귤레이터는 단일 전압 전원으로 저전압 강하 동작을 수행하지만, 대부분은 매우 낮은 전압 변환과 낮은 출력 잡음, 넓은 범위의 입/출력 전압, 광범위한 보호 기능을 함께 해내지 못한다. PMOS LDO 레귤레이터는 전압 강하를 이루며 단일 전원으로 동작하지만, 통과 트랜지스터의 VGS 특성으로 낮은 입력 전압으로 제한되며 고성능 레귤레이터의 많은 보호 기능들을 가지지 않는다. NMOS 기반 디바이스는 빠른 과도 응답을 제공하지만, 디바이스를 바이어스하기 위해 2개의 전원을 요구한다. NPN 레귤레이터는 넓은 입/출력 전압 범위를 제공하지만, 2개의 전원 전압 또는 더 높은 전압 강하를 필요로 한다. 반면, 적절한 설계 아키텍처를 갖는 PNP 레귤레이터는 저전압 강하, 높은 입력 전압, 낮은 잡음, 높은 PSRR, 매우 낮은 전압 변환을 달성하고 완벽한 보호를 제공할 뿐 아니라 이 모든 것이 단일 전원 레일에서 제공된다.
최상의 전체 효율을 달성하기 위해 많은 고성능 아날로그와 RF 회로들이 스위칭 컨버터의 출력을 포스트 레귤레이트하는 LDO 레귤레이터로부터 전력을 공급받는다. 이를 위해 LDO 레귤레이터 전반에 걸쳐 낮은 입력-출력 차이로 높은 PSRR과 낮은 출력 전압 잡음을 달성해야 한다. 높은 PSRR을 갖는 LDO 레귤레이터는 부피가 큰 필터링 부품을 사용하지 않고도 스위처의 출력에서 잡음을 쉽게 필터링하고 제거한다. 또한, 넓은 대역폭에 걸쳐 낮은 출력 전압 잡음을 갖는 디바이스는 잡음 민감도가 중요한 고려 사항인 오늘날의 최신 레일에 유용하다. 높은 전류에서 낮은 출력 전압 잡음은 필수적인 규격이 되고 있다.
새로운 초저잡음, 매우 높은 PSRR LDO 레귤레이터
앞에서 언급한 문제를 해결하는 LDO 솔루션은 다음과 같은 특성을 갖춰야 한다.
▲매우 낮은 출력 잡음
▲넓은 범위의 주파수에서 높은 PSRR
▲저전압 강하 동작
▲단일 전원 동작(사용 편의성, 수월한 전원 시퀀싱)
▲빠른 과도 응답 시간
▲넓은 입/출력 전압 범위에서 동작
▲적절한 출력 전류 성능
▲뛰어난 열 성능
▲초소형 풋프린트
이런 요구를 충족하기 위해 아나로그디바이스(Analog Devices)는 매우 높은 PSRR, 초저잡음의 포지티브 LDO 레귤레이터 LT304x 제품군을 출시했다. 가장 최근 출시된 제품은 LT3094로, 초저잡음이 매우 높은 PSRR의 저전압 강하 500mA 네거티브 선형 레귤레이터다. 이 기기는 500mA LT3045(200mA의 경우 LT3042)의 네거티브 버전으로, 고유한 설계는 10kHz일 때 단 2nV/√Hz의 초저 스폿 잡음과 10Hz~100kHz의 넓은 대역폭에서 0.85µVrms의 적분 출력 잡음을 달성한다. PSRR 성능은 저주파 PSRR이 약 4kHz까지 100dB를 넘고, 고주파 PSRR은 2MHz까지 70dB를 넘는다. 따라서 잡음이 있거나 높은 리플의 입력 전원을 조용하고 깨끗하게 유지할 수 있다. LT3094는 정밀 전류 소스 레퍼런스에 이어 고성능 단위 이득 버퍼로 구성된 고유의 LDO 아키텍처를 채택함으로써 출력 전압과 관계없이 거의 일정한 대역폭, 잡음, PSRR, 부하 레귤레이션 성능을 제공한다. 또한 여러 개의 LT3094를 병렬연결해 잡음을 추가로 감소시키고, 출력 전류를 높이고, PCB에서 열을 분산시킬 수 있다[그림 1].
[그림 1] LT3094 일반적인 애플리케이션 회로도와 특징이 제품은 –2~–20V의 넓은 입력 전압 범위에 걸쳐, 전체 부하에서 230mV 강하 전압으로 최대 500mA의 출력 전류를 제공한다. 출력 전압 범위는 0~–19.5V이고, 출력 전압 허용오차는 라인, 부하, 온도에서 ±2%로 높은 정확도를 가진다. 기기의 넓은 입·출력 전압 범위, 높은 대역폭, 높은 PSRR, 매우 낮은 잡음 성능은 PLL/VCO/믹서/LNA, 시험·계측과 같은 초저잡음 계측, 고속/고정밀 데이터 컨버터·이미징, 진단과 같은 의료용 애플리케이션, 정밀 전원·스위칭 전원을 위한 포스트 레귤레이터와 같은 잡음에 민감한 애플리케이션의 전력 공급에 적합하다.
또한, 소형 10µF 세라믹 출력 커패시터로 동작해 안정성과 과도 응답을 최적화하며, 단일 저항으로 외부 정밀 전류 제한(전체 온도 범위에서 최대 ±10% 오차)을 프로그래밍할 수 있다. 기기의 VIOC 핀은 앞 단의 레귤레이터(LT3094로 전원을 공급하는 스위칭 레귤레이터)를 제어해 전력 소모를 최소화하고 PSRR을 최적화한다[그림 2]. 단일 SET 핀 커패시터는 출력 잡음을 낮추고 레퍼런스 소프트 스타트 기능을 제공함으로써, 턴온 시 출력 전압 오버슛을 방지한다[그림 3]. 디바이스의 내부 보호 회로는 폴드백을 이용한 내부 전류 제한, 히스테리시스를 이용한 열 제한을 포함한다. 이외에도 빠른 스타트업(큰 값의 SET 핀 커패시터를 사용할 때 유용)과 출력 전압 레귤레이션을 표시하는 프로그래밍할 수 있는 임계 값을 갖는 Power Good 플래그(이 기능을 탑재한 네거티브 LDO 레귤레이터) 등이 있다.
[그림 2] LT3094 PSRR 성능 [그림 3] LT3094 출력 잡음 성능LT3094는 열 성능이 강화된 12핀, 3×3mm DFN과 MSOP 패키지로 제공되며, 모두 초소형 풋프린트를 제공한다. 현재 –40~+125°C 동작 접합부 온도의 E와 I 등급 버전으로 제공된다.
LT3094는 안정성을 위해 출력 커패시터를 필요로 한다. 높은 대역폭을 고려해 낮은 ESR과 ESL의 세라믹 커패시터를 사용할 것을 권장한다. 안정성을 위해서는 ESR이 30mΩ 미만, ESL이 1.5nH 미만이면서 최소 10µF 출력 커패시턴스가 필요하다. 단일 10µF 세라믹 출력 커패시터를 사용해 높은 PSRR과 저잡음 성능을 달성하므로, 이보다 높은 값의 출력 커패시터를 사용해도 성능은 조금 향상된다. 이는 커패시턴스가 증가함에 따라 레귤레이터 대역폭이 감소하기 때문인데, 이런 상충관계에 따라 최소 10µF 출력 커패시터보다 높은 값을 사용하더라도 얻을 수 있는 성능은 거의 없다. 그렇지만, 더 높은 값의 출력 커패시턴스는 부하 과도 상태 동안 피크 출력 편차를 감소시킬 수 있다.
병렬 디바이스의 이점
[그림 4] LT3094 병렬 동작2개 이상의 LT3094를 병렬연결하면 더욱 높은 출력 전류와 더 낮은 출력 잡음을 생성할 수 있다. 이를 위해 모든 SET 핀을 함께 연결하고 모든 IN 핀을 함께 연결해야 한다. 이후 짧은 PCB 트레이스(밸러스트 저항으로 사용)를 이용해 OUT 핀을 한데 연결해 LT3094에서 전류를 균등화한다. 출력 잡음 감소는 병렬연결되는 디바이스 수의 제곱근에 비례한다. 여러 개의 LT3094를 병렬로 연결하면 PCB의 열 분산에도 유용하다. 입력-출력 전압 차가 높은 애플리케이션에서 LT3094와 병렬로 입력 직렬 저항이나 저항을 사용해 열을 분산시킬 수 있다. [그림 4]는 병렬 회로가 구현된 모습이며, [표 1]은 ADI의 우수한 PSRR, 초저잡음 LDO 레귤레이터 제품군의 제품들을 나타낸다.
[표 1] 매우 높은 PSRR, 초저잡음 LDO 레귤레이터결론
포지티브 200mA LT3042, 500mA LT3045, LT3094 네거티브 500mA LDO는 우수한 잡음 성능과 PSRR 성능을 제공한다. 제품의 특성과 넓은 전압 범위, 저전압 강하, 광범위한 보호 기능/견고성, 사용 용이성 등을 결합함으로써 시험·계측 장비나 의료용 이미징 시스템 등에서 잡음에 민감한 양극성 양/음의 레일에 전력 공급에 적합하다. 전류 레퍼런스 기반 아키텍처를 채택해 잡음과 PSRR 성능은 출력 전압과 관계없이 일정하게 유지된다. 또한 여러 개의 디바이스를 직접 병렬연결해 출력 잡음을 추가로 감소시키고, 출력 전류를 높이고, PCB 보드에서 열을 분산시킬 수 있다.
글: 아나로그 디바이스 Power by Linear Group 스티브 노스(Steve Knoth) 수석 제품 마케팅 엔지니어([email protected])
자료제공: 아나로그디바이스
반도체설계교육센터 뉴스레터
디지털로 구현하는 LDO 레귤레이터 박 준 은 교수 / 충남대학교 전자공학과
1. LDO 전압 레귤레이터 일반적으로 집적회로는 특정 범위의 전원 전압에서 동작하도록 설계된다. 하지만 실제 회로가 동작하는 환경에서는 설계 당시 설정한 전원 전압보다 높은 전압이 공급되거나 외부 요인으로 인해 전원 전압에 잡음이 유입되는 등의 다양한 변수가 존재한다. 이러한 문제를 해결하고자 일정한 전원 전압을 집적회로에 공급해 주는 전압 레귤레이터 (Voltage Regulator)를 사용한다. 대표적인 구조로는 선형 레귤레이터 (Linear Regulator)와 스위칭 레귤레이터 (Switching Regulator)가 있다. 이 중 선형 레귤레이터는 스위칭 레귤레이터에 비해 상대적으로 낮은 에너지 효율을 가지고 있으나 우수한 출력 전압 특성 및 잡음 제거 특성을 가지므로 전원 전압에 민감하게 동작하는 회로에 널리 사용되고 있다. 대표적인 선형 레귤레이터인 Low-Dropout 전압 레귤레이터는 간단하게 LDO라고 부르며 전압 강하만큼의 에너지가 손실되기 때문에 입력 전압과 출력 전압의 차가 크지 않을 때 주로 사용된다. 또한 그림 1과 같이 System-on-Chip (SoC)의 저전력 구현을 위해 각 도메인 별로 최적의 동작 전압을 공급해 주는 전력관리시스템(PMIC)에서 스위칭 레귤레이터와 함께 LDO가 사용되기도 한다.
LDO는 아날로그 오차 증폭기 (Error Amplifier), 패스 트랜지스터 (Pass Transistor), 그리고 피드백 네트워크 (Feedback Network)로 이루어져 있다. 오차 증폭기는 출력 전압(VOUT)과 목표 전압(VREF) 간의 오차를 감지하고 음성 피드백 (Negative Feedback) 구조에 따라 두 전압 간의 오차를 줄이는 방향으로 패스 트랜지스터를 제어하게 된다. 오차 증폭기 기반 아날로그 LDO는 상대적으로 높은 동작 전압 범위를 가지며 제한된 동작 대역폭으로 인해 빠른 주파수로 동작하는 아날로그 및 디지털 회로에 적용하기 어렵다는 단점이 있다. 또한 전류 용량이 커질수록 오차 증폭기가 제어해야 하는 패스 트랜지스터의 크기가 커지게 되고 이에 따라 동작 대역폭 또는 음성 피드백에 의한 안정성이 저하된다는 문제가 있다. 이러한 문제를 해결하고자 기존의 아날로그 오차 증폭기를 사용하지 않고 비교기 (Comparator) 및 시프트 레지스터 (Shift Register) 등으로 구현하는 디지털 LDO에 대해 활발한 연구가 이루어지고 있다. 본 기고에서는 디지털 LDO에 대한 소개와 함께 최신 연구 동향에 대해 알아보고자 한다. [그림 1] (a) 스위칭 레귤레이터와 LDO를 결합한 PMIC 구조 및 (b) 아날로그 LDO 구조도 2. LDO레귤레이터의 디지털 구현 그림 2는 디지털 LDO의 기본적인 구조를 나타낸다 [2]. 디지털 LDO는 아날로그 오차 증폭기 대신 출력 전압과 목표 전압 간의 오차 감지를 위해 비교기 또는 멀티 비트의 ADC를 사용하며 비교 결과에 따른 공급 전류 제어를 위한 시프트 레지스터 등의 디지털 제어기로 구성된다. 클락에 동기화된 비교기 또는 ADC는 주기적으로 출력 전압(VOUT)과 목표 전압(VREF)을 비교한다. 따라서 클락의 주파수가 높을수록 출력 전압의 변화를 감지하기까지 소요되는 반응 속도가 빨라지며 높은 주파수를 사용하여 아날로그 LDO 보다 매우 빠른 응답 속도를 구현할 수 있다. 비교기의 출력 결과는 시프트 레지스터 등으로 구현되는 디지털 제어기에서 전류를 공급할 패스 트랜지스터의 수를 늘리거나 줄이는데 사용된다. 이 때 디지털 LDO의 특징 중 하나는 패스 트랜지스터의 게이트 전압을 GND 또는 입력 전압(VIN) 중 하나로 인가하는 것이다. 따라서 디지털 LDO에서의 공급 전류의 양은 GND가 인가되는 패스 트랜지스터의 수로 결정되며 아날로그 LDO에 비해 더 작은 크기의 패스 트랜지스터로 동일한 공급 전류를 제공할 수 있다는 장점이 있다. [그림 2] 디지털 LDO 구조도 및 동작 개념도
앞서 설명한 구조의 디지털 LDO는 비교기와 디지털 제어기가 클락에 동기화 되어 있다는 점에서 동기식(Synchronous) 디지털 LDO로 분류된다. 디지털 LDO의 장점을 정리하면 오차 증폭기를 비교기 또는 ADC와 디지털 제어기로 구현하고 패스 트랜지스터를 디지털 신호로 제어함으로써 1V 이하의 낮은 전원 전압에서도 동작할 수 있고 목표 전류 용량 구현에 필요한 패스 트랜지스터의 면적을 줄일 수 있다. 또한 최소 100mV 이상의 전압강하가 필요한 아날로그 LDO에 비해 50mV 정도의 낮은 전압 강하만으로도 구현이 가능하므로 에너지 효율을 개선할 수 있다. 이러한 장점들로 인해 그림 3과 같이 최근 고성능 프로세서 [3][4] 뿐만 아니라 저전력 프로세서 [5] 및 SoC 등에서도 디지털 LDO가 활발히 사용되고 있다. [그림 3] 디지털 LDO를 사용한 프로세서 (왼쪽부터 IBM Power8 [3], AMD Zen[4], Intel Atom[5])
디지털 LDO의 단점으로는 비교기에서 목표 전압과 출력 전압을 주기적으로 비교할 때 동기화된 클락의 주파수가 낮을 수록 응답 지연 시간이 길어지면서 부하 전류에 증가에 따른 출력 전압의 오차가 커진다는 점이다. 이를 해결하기 위해서는 높은 주파수의 클락이 필요하지만 클락 생성과 분배에 많은 전력이 소모된다는 문제가 있다. 또한 디지털 LDO는 패스 트랜지스터를 디지털 신호로 제어하므로 아날로그 LDO에 비해서 공급 전류와 부하 전류간의 오차가 상대적으로 크다는 단점이 있다. 이러한 오차를 줄이고자 고해상도 패스 트랜지스터 집합을 사용하기도 하지만 정밀한 출력 전압을 필요로 하는 경우 여전히 문제가 되고 있다. 이외에도 정상 상태에서 일정 전압 값을 반복하는 Limit Cycle Oscillation(LCO)과 같은 문제가 존재하며 전원 잡음 제거 특성도 동작 주파수에 따라 결정된다는 단점이 있다. [그림 4] 동기식 디지털 LDO의 (a) 클락 주파수에 따른 시간 응답 특성 및 (b) Limit-Cycle Oscillation (LCO) 문제 3. 디지털 LDO 레귤레이터의 최신 연구동향 앞서 살펴본 디지털 LDO가 가지는 한계를 극복하기 위해 최근 다양한 방법들이 연구되고 있다. 대표적으로 클락 주파수에 대한 의존성을 낮추고 응답 시간 지연을 개선한 이벤트 기반 비동기식 디지털 LDO 구조, 아날로그 LDO와 디지털 LDO를 동시에 사용하여 각 구조의 단점을 보완한 하이브리드 LDO 구조, 빠른 시간 응답 특성을 가지는 계산형 디지털 LDO 구조, 그리고 합성 가능한 디지털 LDO 구조 등이 있다. 본 기고에서는 이들 구조의 최신 연구동향에 대해 간략히 소개하고자 한다. 이 외의 디지털 LDO 구조와 연구동향에 대해서는 [6]에서도 확인할 수 있다. 1) 이벤트 기반 비동기식 디지털 LDO (Event-Driven Asynchronous Digital LDO) 앞서 동기식 디지털 LDO의 단점 중 하나는 비교기 또는 ADC의 오차 검출 지연 시간이 클락 주파수에 의해 결정된다는 것이었다. 이러한 문제를 해결하고자 연속 시간 (Continuous-Time) 비교기 또는 ADC를 사용하여 출력 전압의 변화가 발생했을 때 이를 실시간으로 감지하여 디지털 제어기를 구동하는 이벤트 기반 비동기식 (Event-Driven Asynchronous) 디지털 LDO가 제안되었다 [7][8]. 그림 5(a)와 그림 5(b)는 각각 동기식 디지털 LDO와 이벤트 기반 비동기식 디지털 LDO의 구조를 나타낸다. 이벤트 기반 비동기식 디지털 LDO 구조는 부하 전류가 증가하여 출력 전압이 감소할 때 빠르게 반응하여 출력 전압 변화를 줄일 수 있다는 장점이 있다. 또한 기존의 플립플랍(Flip-Flop) 기반의 동기식 디지털 제어기를 래치(Latch) 기반의 비동기식 제어기로 구현함으로써 높은 주파수의 클락을 사용하지 않고도 빠른 시간 내에 패스 트랜지스터 제어가 가능하여 시간 응답 성능을 개선할 수 있을 뿐만 아니라 동작 주파수와 전력 소모 간의 상충 관계도 극복할 수 있게 된다.
이벤트 기반 비동기식 디지털 LDO 구현 방법에는 전압 오차 감지 방식[7]과 전류 오차 감지 방식[8]이 있다. 그림 5(c)와 같이 전압 오차 감지 방식은 목표 전압(VREF)과 출력 전압(VOUT) 간의 차이가 일정 범위를 초과할 때 마다 디지털 제어기를 구동하게 된다 [7]. 그림 5(d)는 전류 오차 감지 방식을 나타낸다. 아날로그 LDO를 이용해 전류 오차 감지와 보상을 동시에 수행하며 전류 오차가 일정 범위를 초과하게 되면 비동기식 디지털 제어기를 구동한다 [8]. 이와 같은 방식으로 이벤트 기반 비동기식 디지털 LDO는 높은 주파수의 클락을 사용하지 않고도 부하 전류 변화에 빠르게 응답할 수 있으며 나아가 출력 전압 유지를 위한 캐패시터 크기를 줄일 수 있다는 장점을 제공한다. [그림 5] (a) 동기식 디지털 LDO 구조도, (b) 이벤트 기반 비동기식 디지털 LDO 구조도, (c) 전압 오차 기반 비동기식 디지털 LDO의 구현 예 [7] 및 (d) 전류 오차 기반 비동기식 디지털 LDO의 구현 예 [8] 2) 하이브리드 LDO (Hybrid LDO) 앞서 살펴본 바와 같이 디지털 LDO는 패스 트랜지스터를 디지털 신호로 제어하므로 부득이하게 전류 오차가 발생하게 되며 전원 잡음 제거 특성도 저하되는 문제점이 있다. 이러한 단점을 극복하고자 아날로그 LDO와 디지털 LDO를 동시에 사용하여 각 구조의 장점을 모두 살릴 수 있는 하이브리드 형태의 LDO 구조가 제안되었다 [9]. 하이브리드 LDO는 아날로그 LDO와 디지털 LDO를 함께 구현하여 큰 부하 전류 변화에 대한 빠른 응답이 필요할 때는 디지털 LDO를 이용해 공급 전류를 제어하고 정상 상태에 도달하면 아날로그 LDO를 이용해 정확한 출력 전압 특성과 높은 전원 잡음 제거 특성을 제공할 수 있도록 한다. 최근에는 아날로그 LDO와 디지털 LDO를 단순히 결합한 형태를 넘어서 디지털 LDO와 같이 낮은 전원 전압 조건에서도 동작하면서 패스 트랜지스터 제어는 아날로그 신호를 이용하여 정밀한 출력 전압을 제공하는 링 증폭기(Ring Amplifier) 기반 LDO가 제안되었다 [10]. 링 증폭기 기반 LDO는 인버터로 구현되어 0.5V의 낮은 전원 전압 조건에서도 동작할 뿐만 아니라 전원 잡음 제거 성능도 비약적으로 향상되었다. 또한 인버터 증폭기를 이용해 아날로그 신호로 패스 트랜지스터를 제어하므로 출력 전압 특성이 디지털 LDO에 비해 우수하며 LCO가 발생하지 않는다는 장점이 있다. [그림 6] (a) 하이브리드 LDO 구조도 [9] 및 (b) 링 증폭기 기반 LDO 구조도 [10]
3) 계산형 디지털 LDO (Computational Digital LDO) 동기식 디지털 LDO의 정착시간(Settling Time) 특성은 출력 전압의 변화를 감지한 후 부하 전류와 공급 전류가 균형을 이룰 때까지 필요한 클락 사이클 수에 따라 결정되므로 낮은 주파수의 클락을 사용할 경우 목표 전압으로 복귀하는 데 오랜 시간이 걸리게 된다. 이러한 문제를 해결하고자 출력 전압의 변화량을 이용해 추가로 필요한 공급 전류의 크기를 계산함으로써 정착시간을 줄이는 계산형(Computational) 디지털 LDO 구조가 제안되었다 [11]. 그림 7(a)와 같이 계산형 디지털 LDO는 부하 전류의 변화량을 이용해 필요한 공급 전류를 계산하여 빠른 속도로 제어하므로 다른 구조들에 비해 짧은 정착시간을 제공하게 된다. 이러한 특징을 바탕으로 짧은 시간 내에 부하 전류가 큰 폭으로 변하는 고성능 프로세서나 낮은 주파수의 클락으로 동작하는 저전력 SoC 등에서 활용도가 높을 것으로 기대된다. 4) 합성 가능한 디지털 LDO (Synthesizable Digital LDO) 앞서 살펴본 디지털 LDO들은 대부분의 회로가 디지털 회로로 구성되지만 아날로그 회로와 동일하게 맞춤형 회로설계를 필요로 하므로 구현에 많은 시간과 비용이 든다. 또한 설계 공정에 따라 동일한 구조임에도 새롭게 설계해야 한다는 단점이 있다. 따라서 디지털 회로의 이점을 최대한 살리고 구현에 필요한 시간과 비용을 줄이기 위해 Verilog 코드에 기반하여 합성 후 자동 배치 및 연결이 가능한 디지털 LDO에 대한 연구가 최근 활발히 진행되고 있다. 한 예로, 그림 7(b)와 같이 비교기와 디지털 제어기를 합성 가능한(Synthesizable) Verilog 코드로 설계하여 범용 디지털 설계 툴을 이용해 자동 생성이 가능한 디지털 LDO에 대한 연구가 발표된 바 있다 [12]. 각 회로를 디지털 스탠다드 셀을 이용해 구현함으로써 설계에 필요한 시간과 비용을 대폭 줄였으며 서로 다른 공정에서도 동일한 코드를 이용해 LDO를 생성 가능하므로 높은 생산성을 가지고 있다. 이러한 합성 가능한 디지털 구조는 LDO 설계에 대한 전문적인 지식이 없더라도 간편하게 생성이 가능하므로 개발 현장에서 활용도가 높을 것으로 기대된다. [그림 7] (a) 계산형 디지털 LDO 구조도 [11] 및 (b) 합성 가능한 디지털 LDO 구조도 [12] 4. 결론 최근 SoC에서의 높은 전력소모 및 발열 등의 문제를 해결하기 위해 효율적인 전력관리가 중요해지면서 LDO 레귤레이터 관련 연구가 활발히 진행되고 있다. 특히 디지털 LDO는 낮은 전원 전압에서의 동작과 소면적 구현, 미세공정 스케일링을 활용할 수 있다는 점에서 기존의 아날로그 LDO의 한계를 극복하고 폭 넒은 활용 범위를 가지고 있다. 또한 앞서 살펴본 바와 같이 이벤트 기반 비동기식 구조, 하이브리드 구조, 계산형 구조 등 기존 동기식 디지털 LDO 구조가 가지고 있던 단점들을 보완할 수 있는 방법에 대해서도 많은 연구가 이루어지고 있다. 이를 기반으로 디지털 LDO를 사용하는 전력관리회로와 SoC에 대한 연구 및 개발도 더욱 활발해질 것으로 기대된다.
📚참고문헌📚
[1] B. Razavi, “The Low Dropout Regulator [A Circuit for All Seasons],” IEEE Solid-State Circuits Magazine, vol. 11, no. 2, pp. 8-13, 2019. [2] Y. Okuma et al., “0.5-V Input Digital LDO with 98.7% Current Efficiency and 2.7-µA Quiescent Current in 65nm CMOS,” IEEE CICC, 2010. [3] E. J. Fluhr et al., “The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking,” IEEE JSSC, vol. 50, no. 1, pp. 10-23, Jan. 2015 [4] T. Singh et al., “Zen: An Energy-Efficient High-Performance x86 Core,” IEEE JSSC, vol. 53, no. 1, pp. 102-114, Jan. 2018 [5]R. Muthukaruppan et al., “A Digitally Controlled Linear Regulator for Per-Core Wide-Range DVFS of Atom™ Cores in 14nm Tri-Gate CMOS Featuring Non-Linear Control, Adaptive Gain and Code Roaming,” IEEE ESSCIRC, pp. 275-278, 2017. [6] M. A. Akram, I. Hwang and S. Ha, “Architectural Advancement of Digital Low-Dropout Regulators,” IEEE Access, vol. 8, pp. 137838-137855, 2020. [7] D. Kim and M. Seok, “Fully Integrated Low-Drop-Out Regulator Based on Event-Driven PI Control,” IEEE ISSCC, pp. 148-149, 2016. [8] J.-E Park and D.-K. Jeong, “A Fully Integrated 700mA Event-Driven Digital Low-Dropout Regulator with Residue-Tracking Loop for Fine-Grained Power Management Unit,” IEEE Symp. on VLSI Circuits, pp. 231-232, 2018. [9] X. Liu et al., “A Modular Hybrid LDO with Fast Load-Transient Response and Programmable PSRR in 14nm CMOS Featuring Dynamic Clamp Tuning and Time-Constant Compensation,” IEEE ISSCC, pp. 234-236, 2019. [10] J.-E. Park, J. Hwang, J. Oh and D.-K. Jeong, “A 0.4-to-1.2V 0.0057mm2 55fs-Transient-FoM Ring-Amplifier-Based Low-Dropout Regulator with Replica-Based PSR Enhancement,” IEEE ISSCC, pp. 492-494, 2020. [11] X. Sun, A. Boora, W. Zhang, V. R. Pamula and V. Sathe, “A 0.6-to-1.1V Computationally Regulated Digital LDO with 2.79-Cycle Mean Settling Time and Autonomous Runtime Gain Tracking in 65nm CMOS,” IEEE ISSCC, pp. 230-232, 2019. [12] J. Oh, J.-E. Park, Y.-H. Hwang and D.-K. Jeong, “480mA Output-Capacitor-Free Synthesizable Digital LDO Using CMP- Triggered Oscillator and Droop Detector with 99.99% Current Efficiency, 1.3ns Response Time, and 9.8A/mm2 Current Density,” IEEE ISSCC, pp. 382-384, 2020.박준은 조교수 소속 : 충남대학교 전자공학과
: 충남대학교 전자공학과 연구분야 : 혼성신호 집적회로 설계
: 혼성신호 집적회로 설계 이메일 : [email protected]
: [email protected] 홈페이지 : https://sites.google.com/view/cnu-mints
LDO(Low DropOut regulator) 란?
반응형
흔히 찾을 수 있는 LDO나 일반 레귤레이터의 데이터시트를 보면,
대부분 저런 형태의 모습을 하고 있는 구조를 볼 수 있다.
정전압회로에는
1.기준전압
2.비교기
3.출력단
이렇게 3단계로 크게 분리할수 있습니다.
실제로 저렇게 구성하여 PWM,PFM방식, 스위칭 방식등을 이용해서
Step-up, Step-Down DC to DC Converter를 제작 할 수 있다.
위의 경우 기준전압은 나와 있지 않지만 Vref(Voltage reference)부분으로 기준전압을 인가하면 비교기(opamp)는 두 입력단자(반전입력및 비반전입력)이 똑같은 전압이 되기 위해 출력단(2개의 TR)을 제어하게 됩니다. 그렇게 되면 결국 Vo x R1/(R1+R2) = Vref 가 되는 것입니다. 달리 표현하자면 Vo = Vref(1+R2/R1)이 됩니다.
여기서 일반 레귤레이터와 LDO의 차이점은 위의 Q1 소자와 회로구성입니다.
일반레귤레이터는 대부분 Common Collector 방식을 사용합니다. 이런 경우 Ve = Vb – 0.7V가 되고, opamp에서 아무리 높은 전압을 줘도 출력은 입력보다 0.7V이상 떨어집니다.
반면에 위와 같은 경우는 Common Emitter 방식을 사용합니다. 이때는 Vce(sat) 전압의 차이와 있으면 되는데 Vce(sat)은 약 0.1~0.2V이므로 위의 CC방식보다 0.5V이상 유리해 지죠.
실제로 일반 레귤레이터는 입출력 전압차가 2V이상을 요구하는 반면LDO는 0.5~0.8V전압차만 있으면 정상동작을 합니다.
다만 입출력전압차가 적은 경우는 LDO가 유리하지만 입출력 전압차가 3V이상인경우는 LDO나 일반 레귤레이터 방식이다 둘다 같은 손실이 발생합니다.
출처 : http://cafe.naver.com/deepcore/55
반응형
키워드에 대한 정보 ldo regulator 차이
다음은 Bing에서 ldo regulator 차이 주제에 대한 검색 결과입니다. 필요한 경우 더 읽을 수 있습니다.
이 기사는 인터넷의 다양한 출처에서 편집되었습니다. 이 기사가 유용했기를 바랍니다. 이 기사가 유용하다고 생각되면 공유하십시오. 매우 감사합니다!
사람들이 주제에 대해 자주 검색하는 키워드 LDO Voltage Regulators theory(이론 설명)
- Regulator
- LDO
- Dropout Voltage
- LM7805
- Low DropOutput Rgulator
- 정전압
- 정정압IC
- 아두이노 하드웨어 회로
- LM2940
- LM2940 LDO Regulator
- LM2940 LDO
- linear regulator
- low-dropout regulator
- voltage regulator
LDO #Voltage #Regulators #theory(이론 #설명)
YouTube에서 ldo regulator 차이 주제의 다른 동영상 보기
주제에 대한 기사를 시청해 주셔서 감사합니다 LDO Voltage Regulators theory(이론 설명) | ldo regulator 차이, 이 기사가 유용하다고 생각되면 공유하십시오, 매우 감사합니다.