당신은 주제를 찾고 있습니까 “dram 동작 원리 – 034 DRAM 동작원리“? 다음 카테고리의 웹사이트 th.taphoamini.com 에서 귀하의 모든 질문에 답변해 드립니다: th.taphoamini.com/wiki. 바로 아래에서 답을 찾을 수 있습니다. 작성자 빠른합격! SD에듀 (시대에듀) 이(가) 작성한 기사에는 조회수 6,001회 및 좋아요 47개 개의 좋아요가 있습니다.
DRAM에 저장된 데이터를 읽기 위해서는 (Read) WL을 ‘on’시키면 커패시터와 BL이 연결되어 커패시터의 전하를 BL과 공유하게 됩니다. 커패시터가 충전되어 있으면 BL전압이 미세하게 증가하고, 방전되어 있으면 BL전압이 미세하게 떨어집니다.
Table of Contents
dram 동작 원리 주제에 대한 동영상 보기
여기에서 이 주제에 대한 비디오를 시청하십시오. 주의 깊게 살펴보고 읽고 있는 내용에 대한 피드백을 제공하세요!
d여기에서 034 DRAM 동작원리 – dram 동작 원리 주제에 대한 세부정보를 참조하세요
‘반도체 전공 면접 한번에 통과하기’
반도체 핵심이론 강의 제공!
★ 시대에듀 공식 유튜브에서 공개합니다. ★
——————————————————————————————–
반도체 핵심이론은
삼성전자 반도체부분 수석 엔지니어가 직접 강의!
삼성전자, SK하이닉스 등 반도체 대기업 실전 판서 Tip 강의 수록!
전공자와 비전공자 모두 학습 가능하도록 핵심이론 상세 강의
———————————————————————————————
‘반도체 전공면접 한번에 통과하기’ 도서는
인터넷 서점(yes24, 교보문고, 인터파크 등)에서 구입하실 수 있습니다.
dram 동작 원리 주제에 대한 자세한 내용은 여기를 참조하세요.
DRAM구조, 동작원리, 특징 – 메모리반도체 – inspired by life
DRAM의 동작원리. Data Write. DRAM에 data를 write 하는 방법은 다음과 같습니다. 먼저 word line에 high신호를 인가하여 해당 Tr cell을 ‘ON’상태로 …
Source: goroom.tistory.com
Date Published: 5/18/2022
View: 9325
[DRAM #4] 한 눈에 보는 DRAM 동작원리
Dynamic Random Access Memory, DRAM은 각 셀이 Transistor와 Capacitor를 포함하는 사각형의 Array로 배열된 수십억개의 셀로 구성됩니다. Capacitor에 …
Source: sshmyb.tistory.com
Date Published: 9/17/2022
View: 1374
DRAM의 동작 – 대기, 읽기, 쓰기, Refresh 동작
1T1C로 하나의 트랜지스터와 하나의 커패시터로 구성된 DRAM은 커패시터에 전하를 충/방전 하며 데이터를 읽고 쓰게 된다. 커패시터 특성상 누설전류 …
Source: boaaaang.tistory.com
Date Published: 10/16/2022
View: 309
[DRAM] 구성요소와 동작원리 – 리턴
DRAM의 동작원리. gate에 높은 전압이 들어가면 gate가 열리는데, 이때 캐패시터에 전하의 이동이 가능해져 이로 인해 Read&Write가 가능해집니다.
Source: returnclass.tistory.com
Date Published: 11/25/2022
View: 7056
DRAM이란 무엇인가?
DRAM? DRAM은 휘발성 메모리이기 때문에 데이터를 기억시키기 위해서 Refresh라는 과정이 존재한다. … DRAM의 동작원리. Data Write.
Source: metar.tistory.com
Date Published: 8/20/2022
View: 8923
DRAM 동작원리에 대해 알아보자 – 맘여린나
DRAM의 Write(쓰기)동작과 Read(읽기)동작원리에 대해 알아보자. ○ Write동작. → WL = H, BL = 1(High/Vdd) → Cap charge = High → C에 전하가 …
Source: amanan1004.tistory.com
Date Published: 9/7/2022
View: 1940
DRAM 디램 소자 동작 및 구성
안녕하세요? DRAM 소자와 공정에 대해 정리해 두었습니다. 면접이나 업무 보실 때 참고하세요~ 사실 간단한 DRAM의 동작원리는 워낙 쉽게 설명한 …
Source: depletionregion.tistory.com
Date Published: 5/19/2021
View: 3212
주제와 관련된 이미지 dram 동작 원리
주제와 관련된 더 많은 사진을 참조하십시오 034 DRAM 동작원리. 댓글에서 더 많은 관련 이미지를 보거나 필요한 경우 더 많은 관련 기사를 볼 수 있습니다.
주제에 대한 기사 평가 dram 동작 원리
- Author: 빠른합격! SD에듀 (시대에듀)
- Views: 조회수 6,001회
- Likes: 좋아요 47개
- Date Published: 2021. 1. 28.
- Video Url link: https://www.youtube.com/watch?v=uHgGCXAdEdU
[DRAM 1] DRAM의 구조와 동작원리
핵심 키워드
1. DRAM 구조
2. Access Transistor
3. 커패시터 (Capacitor)
4. Word Line (WL)
5. Bit Line (BL)
6. 누설전류
7. 재충전 (Refresh)
DRAM은 Dynamic Random Access Memory의 약자로, 트랜지스터 1개와 커패시터 1개 로 구성됩니다.
커패시터에 전하가 저장되어 있는지, 저장되어 있지 읺은지에 따라 데이터 0과 1을 저장하는 메모리 소자입니다.
트랜지스터는 데이터를 읽고 쓰기 위해 특정 커패시터에 연결하는 것을 담강하여 Access Transistor라고 합니다.
Word Line (WL)은 트랜지스터 게이트 전극에 연결된 도선으로 트랜지스터 on,off를 명령하여 커패시터에 접근 여부를 결정합니다.
Bit Line (BL)은 소스(드레인)에 연결된 도선으로 커패시터에 저장된/저장될 데이터를 읽고 쓰는 역할을 합니다.
DRAM구조, 동작원리, 특징 – 메모리반도체
DRAM이란?
<메모리 반도체의 종류>
DRAM은 메모리 반도체 종류 중 하나인데, 메모리 반도체는 말 그대로 data를 저장하는 용도로 사용되는 반도체를 말합니다.
메모리 반도체는 크게 RAM과 ROM으로 나누어집니다.
RAM(Random Access Memory)은 휘발성 메모리라고도 하는데, 전원이 꺼지면 data가 날라 가기 때문에 휘발성 메모리라고 합니다.
ROM(Read Only Memory)는 비휘발성 메모리라고도 하는데, 전원이 꺼져도 data가 날라 가지 않고 계속 유지되기 때문입니다.
DRAM의 구성
하나의 DRAM(Dynamic Random Access Memory)은 1 Transistor와 1 Capacitor로 구성되어 있습니다.
DRAM의 동작원리
Data Write
DRAM에 data를 write 하는 방법은 다음과 같습니다. 먼저 word line에 high신호를 인가하여 해당 Tr cell을 ‘ON’상태로 만들어준 후, bit line에 쓰려고 하는 data 전압 값인 VDD나 0을 인가시켜줍니다. 쉽게 말하면 bit line에 1 또는 0의 값을 인가시키는 것을 의미합니다. 만약 Data가 ‘1’이면 Cap은 charge 되고, Data가 ‘0’이면 Cap은 discharge가 되면서 data가 write 되는 것입니다.
즉,
WL=high, BL=high 라면, Cap=charge -> data ‘1’을 write,
WL=high, BL=low 라면, Cap=discharge -> data ‘0’을 write라고 생각하시면 됩니다.
Data Read
DRAM의 read동작은 write보다는 좀 더 복잡하고 어렵습니다.
먼저 Write와 동일하게 Read 하려고 하는 DRAM cell의 TR을 ‘ON’시키기 위해서 WL에 high 신호를 인가시켜 준 후, bit line에는 VDD/2를 인가시켜 줍니다. 만약 DRAM의 data가 ‘1’이라면 즉, Cap에 VDD가 있는 상태라면 Cap에 있는 전하들이 bit line으로 서서히 이동하면서 결국 VDD/2는 약간 증가하게 될 것입니다. 반대로 Cap에 ‘0’이 있는 상태라면 VDD/2의 전하들이 Cap으로 이동하여 VDD/2는 약간 감소하게 될 것입니다.
이렇게 발생되는 bit line의 전위차를 sense amplifier에서 비교하여 값을 증폭시키고, 해당 data가 ‘0’인지 ‘1’인지를 판단하게 되는 것입니다.
즉,
WL=high, BL=VDD/2일 때, BL이 VDD/2보다 증가하면 -> data ‘1’을 read,
WL=high, BL=VDD/2일 때, BL이 VDD/2보다 감소하면 -> data ‘0’을 read라고 생각하시면 됩니다.
DRAM의 특징
DRAM은 Capacitor에 전하를 저장함으로써 data를 기록합니다. 하지만 cap(capacitor)은 전자가 조금씩 누설되기 때문에 시간이 지나면 전하를 모두 잃어버려 data를 잃게 됩니다. 이를 방지하기 위해서 주기적으로 cap에 전하를 채워주는 refresh동작이 필요하며 이러한 성질 때문에 Dynamic RAM이라고 불리는 것입니다.
참고로 SRAM은 Static RAM으로써 DRAM과 달리 refresh 동작이 따로 필요 없이 전원만 공급된다면 data를 잃어버리지 않습니다. 또한, DRAM에 비해 속도도 훨씬 빠릅니다. 그럼에도 DRAM이 더 많이 사용되는 이유는 싼 가격과 SRAM에 비해 단순한 구조 때문입니다. 단가와 높은 집적도를 통한 칩의 소형화는 기업의 입장에서 절대 포기할 수 없는 것들입니다. 그렇기 때문에 DRAM은 SRAM과 더불어 끊임없이 사용되고 있으며 스마트폰, PC, 태블릿, 노트북 등 대부분의 전자기기에서 사용되고 있습니다.
[DRAM #4] 한 눈에 보는 DRAM 동작원리
여러분들 DRAM의 구조부터 동작원리, 차세대 DRAM 까지 모두 알아보았습니다. DRAM 동작원리가 직관적으로 이해가 안 간다고 많은 분들이 피드백해주셔서, 이번 장을 통해 조금 더 상세하게 다루어보도록 하겠습니다.
★알림★ : 그림에서 Row Address Decoder와 연결된 buffer는 Row Address Buffer입니다ㅠ. 오타
대기, 읽기, 쓰기, Refresh 동작
반응형
1T1C로 하나의 트랜지스터와 하나의 커패시터로 구성된 DRAM은 커패시터에 전하를 충/방전 하며 데이터를 읽고 쓰게 된다.
DRAM의 구조
커패시터 특성상 누설전류가 발생하여 주기적으로 전하를 채워주는 refresh 동작이 필요하다. 하지만 SRAM 대비 높은 집적도와 저렴한 가격이라는 장점 때문에 DRAM이 더 많이 사용된다.
휘발성 메모리의 한 종류인 DRAM의 동작(대기, 읽기, 쓰기, refresh)에 대해 알아보자.
0. Bitline 과 wordline
본격적으로 들어가기에 앞서 기본 용어에 대해 정리하자.
앞선 포스팅에서 1T1C DRAM cell의 구조에 대해 살펴보았다. 하지만 실제 DRAM 메모리는 단일 셀로 구성된 것이 아닌 여러 개의 DRAM cell의 집합, 즉 array 형태로 이루어져 있다. 예를 들어 256bit DRAM이라고 하면 256개의 DRAM cell이 16X16 배열 형태로 구성되어있다.
따라서 수많은 DRAM cell 중 우리가 읽고/쓰기를 원하는 특정 대상 cell에 접근하기 위해서는 그 cell 고유의 주소 즉 위치를 알아야 한다. 이를 우리는 bitline, wordline을 통해 정의하기로 한다. 가로줄을 wordline, 세로줄을 bitline으로 정의한다.
Bitline 과 wordline
DRAM은 해당 셀 BL의 전압 변동분을 다른 BL과 비교하여 읽기 동작을 하기 때문에 두개의 BL을 구분하기 위해 BL과 BLb(~BL)로 명명한다.
1. Hold mode – 대기 동작
” WL = 0(Low) 이므로 Cell tr은 off 상태이고, BL은 0.5 * V(H)로 유지됨 ”
1. Set WL to 0(Low).
2. Precharge BL to 0.5*V(H)
2. Read – 읽기 동작
” SA가 BL의 전압 변동분을 BLb와 비교하여 증폭시켜 데이터를 읽음 ”
Set WL to 1(High). Cut off 0.5V voltage supply to BL and make floating state. Diff.voltage at BL is amplified by comparing it with BLb using sense amplifier. Output is either Vdd or GND. Refresh. Return to hold mode.
DRAM 읽기 동작
커패시터에 V(H)가 걸려있는 상태라면 전하가 커패시터에서 BL로 이동하면서 BL 전압이 약간 증가함
커패시터에 V(L)가 걸려있는 상태라면 BL의 전하가 커패시터로 이동하면서 BL 전압이 약간 감소함
# Sense Amplifier의 역할
셀 데이터를 읽는다. 셀 데이터를 읽어올 때 데이터 손실이 있으므로 셀 데이터를 다시 V(H)로 refresh한다.
※ BL과 BLb 간 전압차가 클수록 쉽게 판별 가능하다. 그 값을 셀 커패시턴스(C(C))에 비례하고 기생 커패시턴스(C(B))에 반비례한다.
※ Destructive read이지만 SA를 통해 V(H) 또는 V(L)로 증폭시킨 값이 refresh 동작을 통해 다시 셀 커패시터에 쓰여지므로 문제 되지 않는다.
3. Write – 쓰기 동작
” WL = 1(High) 인 상태에서 쓸 데이터를 BL에 주면 데이터가 써짐 ”
Set WL to 1(High). Write data by setting BL voltage. Return to hold mode.
※ 커패시터에 저장된 전하는 hold mode에서 WL를 off 시키면서 외부와 격리되어 쓰기 동작이 완료된다.
DRAM 쓰기 동작
BL에 V(H)를 인가하면 커패시터에 전하가 충전되며 데이터 ‘1’이 써진다.
BL에 V(L)를 인가하면 커패시터에서 전하가 방전되며 데이터 ‘0’이 써진다.
4. Refresh – 리프레쉬 동작
” 커패시터에 저장된 전하량이 시간이 지나면서 감소함에 따라 주기적으로 동일 데이터를 다시 써 주는 동작이 필요함 ”
Sense amplifier가 누설전류를 인식할 정도의 전하 손실이 있기 전에 주기적으로 해당 셀에 동일한 데이터를 다시 써주는 동작이 필요하다. 이러한 특성에 따라 DRAM의 D는 dynamic을 의미한다.
Refresh 동작은 기본적으로 쓰기 동작과 유사하다.
t(REF) : Refresh 주기
t(RET) : 셀 보존 시간으로 데이터를 쓴 시점부터 sense amplifier가 0 또는 1을 감지할 수 있는 최소 전압 수준으로 전압이 떨어지기 전까지의 시간
t(REF) < t(RET)을 만족해야 한다. Refresh 동작으로 인해 추가적인 전력 소모가 발생하고 동작속도가 저하된다. Refresh 동작 효율을 높이기 위해서는 셀 커패시턴스를 증가시켜 누설 전류를 감소시키거나 기생 커패시턴스를 줄이는 방안이 있다. 하지만 최근 미세화로 인해 충분한 셀 커패시턴스 확보가 어려워 소자의 특성을 조절하여 누설전류를 최소화하는 방안이 함께 고려된다. 또한, 아래와 같이 설계적 측면에서 refresh 효율을 개선하기 위한 솔루션이 있다. Refresh 동작의 온도 의존성에 따라 refresh 주기를 조절하여 전력소모를 줄임 전하 보유 시간 특성이 나쁜 DRAM cell은 더 자주 refresh 동작을 수행하고, 나머지는 더 긴 주기로 refresh 동작을 수행하도록 스케쥴링함 ※ DRAM의 p-well에 음의 바이러스를 인가하는 이유 : 누설전류를 줄이고, 기생 커패시터의 커패시턴스를 감소시켜 SA가 인식하는 BL과 BLb간의 전압차를 늘리기 위해 반응형
[DRAM] 구성요소와 동작원리
DRAM의 구성요소
DRAM은 한개의 트랜지스터와 1개의 캐패시터로 구성됩니다. 트랜지스터는 전류의 흐름과 차단을 조절하는 소자이며(일종의 스위치), 캐피시터는 전하를 저장하는 소자입니다.(일종의 베터리)
Transistor(MOSFET)
트랜지스터는 gate, source, drain 3개의 연결지점을 가지는데 source와 drain중 전위가 높은 곳이 drain이 되고, 낮은 곳이 source가 됩니다. 즉, 전류는 전위가 높은 곳에서 낮은 곳으로 흐르므로 drain에서 source로 전류가 흐르게 됩니다. 또한 source와 drain의 위치가 전위의 상대적인 차이로 고정되지않고 바뀌므로, DRAM에서 전류는 양방향으로 흐를 수 있습니다. 이때 흐르는 전류의 양은 gate와 source노드 사이의 전위차 V(gs)에 의해 결정됩니다.
Capacitor
캐패시터는 전하를 저장할 수 있습니다.(베터리와 비슷하지만 저장한느 방식은 다릅니다. 베터리만큼 많은 에너지를 저장할 수는 없지만 베터리보다 훨씬 빠르게 충전, 방전할 수 있습니다. capacitance는 farad단위로 측정하는데 DRAM cell의 capacitance는 약 30femto(10**-15)farad입니다.
DRAM의 동작원리
gate에 높은 전압이 들어가면 gate가 열리는데, 이때 캐패시터에 전하의 이동이 가능해져 이로 인해 Read&Write가 가능해집니다. 이때 캐패시터가 충전이 되며 cell이 충전된 상태일때 트랜지스터를 pass transitor라 부르고, cell은 이진수 1의 값을 가지고 있다 말합니다.
반면 gate에 낮은 전압이 걸리면 gate가 닫히는데 이때 캐패시터는 floating상태가 되고, 누설전류로 인해 cell에 저장된 전압이 점점 낮아져 방전됩니다. 이경우 cell은 이진수 0을 가지고 있다 합니다.
cell의 값을 확인하는 방법
DRAM은 수천개의 bit line과 word line으로 연결된 2차원 array로 구성됩니다. 이러한 cell에 영향을 미치는 일부 캐패시터가 충전됨을 볼 수있는데 이 cell에는 이진수 1의값, 다른 cell에는 이진수 0의 값이 들어갑니다. 여기서 노란 cell의 값을 읽어보도록 합시다.
각 bit line은 DRAM 모듈 전체에 공급되는 전압의 절반에 해당되는 전압으로 pre-charged됩니다. 이 경우에서는 DRAM 공급전압이 3V이므로 bit line에 1.5V가 사전충전됩니다. 그 뒤 bit line은 sense amplifer에서 분리되는데 이것을 우리는 bit line이 floating되었다고 말합니다.
word line은 비교적 높은 전압으로 설정되는데, word line에 전압이 걸리면 충전된 패스 트랜지스터의 gate가 열립니다. 이때 전하가 캐패시터에서 bit line으로 이동하여 캐패시터는 조금 방전될 것이고 bit line의 전압은 조금 감소할 것입니다. 이과정에서 delta기호를 사용해 1.5V +-delta라고 표현할 수 있습니다. 이렇게 표현할 수 있는 이유는 bit line의 capacitance가 memory cell보다 훨씬(약5~10배)크기 때문입니다. 그럼에도 불구하고 이러한 전압차이는 sense amplifer에 의해 충분히 감지될 수 있습니다.
Sense amp는 새로운 bit line전압을 원래 값과 비교합니다. 여기서 주목해야할 점은 sense amp의 반대쪽에 있는 bit line은 여전히 1.5V로 충전되어 있으며 이러한 이유로 differential sense amplifer라 불리며 1.5V + delta의 값은 VDD(1)로 올려주고. 1.5V – delta는 0으로 낮춰주어 특정 cell의 값이 1인지 0인지 읽어낼 수 있습니다.
Destructive Readout
Sense amplifer는 cell에서 방금 읽은 값을 임시로 저장할 수 있는 filp-flop, latch회로를 포함합니다. DRAM에서 memory cell을 읽는 것은 매우 파괴적이라 할수 있는데 이는 읽는 과정에서 캐패시터에 저장되어 있는 값(전하)의 손실이 발생하기 때문입니다. 즉, 모든 읽기 작업 후 그 읽은 값으로 다시 해당 cell에 쓰는 refresh작업이 필요합니다. 이렇게 실제로 한 cell의 값을 간단히 읽거나 변경하려면 먼저 전체 행을 읽고 다시 작성해야 합니다.
또한 DRAM을 가만히 두면 memory cell에서 bit line으로 전하가 누출되는데 이러한 이유로 패스 트랜지스터가 닫히더라도 모든 DRAM cell은 주기적으로 refresh되어야합니다. 즉, data가 필요하지 않더라도 정기적으로 읽고, 다시 작성해야합니다. 이러한 이유로 Dyanmic RAM이라는 이름이 붙여졌습니다.
DRAM이란 무엇인가?
DRAM?
DRAM은 휘발성 메모리이기 때문에 데이터를 기억시키기 위해서 Refresh라는 과정이 존재한다. 캐패시터 안에 있는 전하를 다시 채워 넣는 과정이 Refresh 과정이다. DRAM은 Refresh라는 과정도 필요하고 휘발성 메모리이긴 하지만 회로구조가 단순하여 동작 속도가 매우 빠른 장점을 갖고 있다. DRAM은 필요할 때 가장 중요한 점만 기억하기 때문에 적은 용량으로 하드에 있는 데이터를 빠르게 사용할 수 있으며 DRAM은 데이터가 필요한 모든 곳에 사용된다. SRAM(Static RAM)은 Refresh과정이 필요 없지만 복잡한 구조이며 단가가 높으며 집적화가 DRMA보다 어렵다.
사전적인 의미
Dynamic RAM으로서는 정보를 구성하는 개개의 비트를 각기 분리된 축전기에 저장하는 기억 장치이다. 축전기가 담고 있는 전자의 수에 따라 비트의 1과 0을 나타내지만 축전기가 전자를 누전하면서 기억된 정보를 잃게 된다. 이를 방지하기 위해 기억 장치의 내용을 일정 시간마다 재생시켜야 되는 것을 일컬어 동적(Dynamic)이란 명칭이 주어졌다.
RAM=DRAM, ROM=NAND 라고 생각해도 좋다.
정보를 유지하기 위해서 지속적인 전기 공급이 필요하기 때문에 DRAM은 휘발성 기억 장치(Volatile Memory)에 속한다.
DRAM의 구조
RAM에는 DRAM과 SRAM이 있지만 보통 DRAM을 사용하고 있다. DRAM의 구조는 하나의 트렌지스터와 캐패시터로 이루어져 있다. DRAM의 한 셀당 1 Transistor와 1 Capacitior로 이러어져 있는 것이다.
DRAM의 1 cell = 1 Tr + 1 Cap
DRAM의 동작원리
Data Write
DRAM에 data를 write 하는 방법은 다음과 같다. word line에 high 신호를 가하여 Tr cell을 ‘ON’ 상태로 만들어준 후, bit line에 입력하려는 data 전압 값인 VDD나 0을 인가해준다.
WL=high, BL=high라면, Cap=charge -> data ‘1’을 write
WL=high, BL=low 라면, Cap=discharge-> data ‘0’을 write
Data Read
DRAM cell의 TR을 ‘ON’ 시키기 위해서 WL에 high 신호를 인가시켜 준 후, bit line에 VDD/2를 인가시켜 준다. DRAM의 data가 ‘1’이라면 즉, Cap에 VDD가 있는 상태라면 Cap에 있는 전하들이 bit line으로 서서히 이동하면서 결국 VDD/2는 약간 증가하게 된다. 반대로 Cap에 ‘0’이 있는 상태라면 VDD/2의 전하들이 Cap으로 이동하여 VDD/2는 약간 감소하게 된다. 이렇게 발생되는 bit line의 전위차를 sense amplifier에서 비교하여 값을 증폭시키고 해당 data가 ‘0’인지 ‘1’인지 판단하는 것이다.
WL=high, BL=VDD/2일 때, VDD/2보다 증가하면 data를 1로 read
WL=high, BL=VDD/2일 때, VDD/2보다 감소하면 data를 0으로 read
DRAM의 캐패시턴스와 공정 이슈
DRAM은 트랜지스터 위에 캐패시터가 수직으로 세워져 있는 상태이다. 캐패시터에 전하를 저장하여 전자의 유무에 따라 데이터를 저장하는 것이다. DRAM은 NAND Flash가 셀을 수직으로 세워서 집적도를 높인 것처럼 수직으로 세울 수 없다. 그렇기에 선폭을 작게 하여 집적도를 높이는 방법밖에 없다.
NAND flash의 경우에 적층 구조를 갖는다.
DRAM의 집적도를 높이기 위해서 미세 선폭을 사용하게 되고 이에 따라 많은 메모리 공정 및 작동 이슈가 발생한다. 캐패시터에 누설전류가 발생하면서 데이터가 손실될 수 있고 이를 해결하기 위해서 Capacitance를 높이려는 시도를 하고 있다.
C=Ea/d
C=EA/d 이기 때문에 A를 넓혀주고 d를 줄여주면 Capacitance는 늘어나게 된다. 하지만 d를 계속 줄이다 보면 전자의 터널링 현상이 발생하기 때문에 A를 늘려주는 방법밖에 없다. 현재의 DRAM 구조는 면적을 늘리기 위해서 평면 구조가 아니다. 하지만 DRAM을 높게 쌓는 것은 공정 난이도를 매우 상승시킨다. 매우 Vertical 하게 식각해야 하므로 매우 얇고 균일하게 증착해야 하며 High aspect Ratio가 100이 넘어가면 capacitor가 무너지거나 기울어질 수 도 있다. 이러한 문제를 해결하기 위해서 HARC of Etchong, ALD 같은 공정이 사용되게 된다. 그래서 DRAM은 증착과 식각이 중요하다.
C를 늘리는 방법 중 다른 하나는 E=유전율을 높이는 방법이다. Dielectric constant는 high-K라고 불리는 고유전 물질을 사용하여 Capacitor의 저장능력을 향상할 수 있다. 여기서 한 가지 문제가 발생하는데 Bit line이 줄어들게 되면서 금속 간의 상호 간섭으로 인해 문제가 발생된다. 이러한 문제를 해결하기 위해서 절연물질인 low-K 물질이 이용된다. 또한, K가 가장 낮은 물질인 air(k=1)을 사용하는 방법이 있다.
DRAM 동작원리에 대해 알아보자
반응형
“DRAM 동작원리”
DRAM의 Write(쓰기)동작과 Read(읽기)동작원리에 대해 알아보자
● Write동작
→ WL = H, BL = 1(High/Vdd) → Cap charge = High → C에 전하가 축적된다.
→ WL = H, BL = 0(Low/Gnd) → Cap discharge = Low → C에 축적된 전하가 DL을 통해 방전된다.
● Read동작
→ WL에 1을 인가한다.
→ 1이 쓰여 있는 경우 : C의 전하가 방전되기 시작한다. → 충전 전압에서 부터 전압 강화된다.
→ 방전된 전하가 DL을 따라 Gnd로 이동하고, Cap BL이 전압 상승이 된다.
→ 이 떄의 전위차를 읽어 1로 판정한다.
→ 0이 쓰여 있는 경우 : C에서 나올 전하가 없으므로 전위차가 없다.
반응형
DRAM 디램 소자 동작 및 구성
728×90
반응형
안녕하세요? DRAM 소자와 공정에 대해 정리해 두었습니다. 면접이나 업무 보실 때 참고하세요~
사실 간단한 DRAM의 동작원리는 워낙 쉽게 설명한 동영상도 많기 때문에, 생략하고 원론적인 이야기로 넘어가겠습니다.
1. DRAM이 만들어지는 웨이퍼
왼쪽그림이 DRAM 웨이퍼 입니다. 검은 선으로 와플모양으로 구획이 나눠져있습니다. 왜 저렇게 생겼을까요? 바로 포토 공정의 한계 때문입니다.
DRAM은 정말 작습니다. Lithography 공정은 마스크(Recticle)에 투과한 빛을 모아 패터닝을 해야하는데, 큰 웨이퍼를 한번에 패터닝할 수 없습니다.(렌즈의 크기가 제안되고 기술적 uniformity가 어렵기 때문입니다.)
때문에 웨이퍼 전체에 한번에 빛을 쪼아 줄 수가 없고, 한지점 빛을 쪼아주고 다음지점을 쪼아주는 식으로 패터닝을 합니다.
따라서 왼쪽 그림의 웨이퍼에 검은색 선으로 와플 모양처럼 구획을 나눠놓은게 이 패터닝을 한번 할때 빛이 쪼아지는 곳입니다. 이러한 한 네모칸을 Shot이라 합니다.
Shot 내부를 자세히 보면 또 여러 구획으로 나눠져있습니다.(파란색 선) 이게 바로 DRAM 칩 하나하나를 나누기 위해 쪼개논 겁니다. 이 파란색 네모 하나를 Die라고 합니다.
Die 내부에 DRAM이 동작하는 부분을 보면 커패시터로 실제 정보를 저장하는 셀로 이루어진 BANK(F표시가된: 실제 F표시가 된게 아니고 아래에서 설명할 모양으로 되어있습니다.) 구획과 이 정보를 제어하는 Decoder(YDEC, XDEC), 그리고 peripheral(Peri.)라는 회로로 이루어져있습니다.
F로 표시된 BANK 영역을 먼저 보겠습니다. 바로 이 부분이 커패시터를 포함한 부분입니다. F라고 표시된 부분에 차마 그리진 못했지만 여기도 엄청나게 많은 반복된 구조로 나누어져있습니다. 이 구획 중 하나를 들여다 보면 커패시터와 트렌지스터가 마구 모여있습니다. 이 영역을 MAT라고 합니다.
이 MAT는 Cell MAT이라는 커패시터로 이루어진 부분과, 쓰기 읽기를 제어하는 SWD(word line), 신호를 제어하는 S/A(bit line)으로 이루어져있습니다.
이 Cell MAT에 또 반복되는 부분 중 하나를 집어보면 한개의 커패시터와 트랜지스터 하나로 이루어져있습니다. 이를 Cell이라 합니다.
너무 숨차게 달려왔는데, 정리를 하자면 웨이퍼를 나눠 Shot이 나오고 Shot 안에 Die가 있고 Die안에 BANK가 있고, BANK안에 Cell MAT이, Cell MAT안에 Cell이 있어 비로소 익숙한 DRAM이 나옵니다.
이 개념을 이해한 뒤 인터넷에 DRAM이라고 검색하면 나오는 아무 그림이나 봐도 어떤 구성으로 되어있는지 이해가 될거라 예상합니다.
https://medium.com/@hritwik567/concurrent-refresh-aware-dram-memory-architecture-4ff2b2b302c8
일반적으로 컴퓨터에 사용하는 DRAM DIMM안에 여러개의 chip이 있고,(예를들어 8G DRAM이라면, 1G 짜리 Chip 8개) Chip 내부에는 BANK가 있고(한 chip에 16개 BANK가 있다고 가정), BANK에는 MAT이 있고, MAT안에 Cell 이 있는 구조입니다.
작은 공간에 더 많이 넣기 위해 실제 패턴은 BL(bit line)과 WL(word line)이 수직으로 배선되고 두개의 트랜지스터가 한개의 BL을 공유하는 형식으로 배치되어있습니다. 이를 허니컴 구조라하는데, 왼쪽 그림으로는 이해가 어려우니 다음 그림에서 설명 드리겠습니다.
2. DRAM 소자의 배치
먼저 Bit line과 Word line을 가지고 트랜지스터와 커패시터가 어떻게 배치되어있는지 간단하게 확인해 보겠습니다.
위 그림의 빨간색과 파란색은 Word line이고 보라색이 bit line입니다. 초록색은 S/A(Sense amplifier: 읽는신호 증폭시켜줌)이라고 생각하시면됩니다. Word line은 동작을 제어한다 보시면 되고, Bit line은 전기 상태를 검출하고 주입하는 역할을 한다고 보면됩니다. 이 구조는 뒤에서 중요하게 다시 다루겠습니다. 보시면 검은색으로 그려진 트랜지스터 두개가 직렬로 연결되어 한개의 Bit line을 공유하고 공유하지 않은 극에는 커패시터와 GND를 가지고 있습니다. (선글라스 낀 사람처럼 보이는데 선글라스 알 하나씩 각각 하나의 트랜지스터이고 귀쪽은 커패시터고 GND입니다…)
먼저 위 그림의 보라색 선(Bit line)에 대해 이해하기 위해 트랜지스터 한개와 커패시터 한개로 구성된 구조를 보겠습니다.
DRAM의 커패시터는 가만히 나두면 배터리가 방전되 듯, 저장되어있는 전하가 없어지게 됩니다. 따라서 어느정도 시간이 지나면 다시 전하를 채워줘야하는데 이를 Refresh라 합니다. 또 채워줘야하는 경우가 있는데 읽을 때도 전자가 손실되므로 Refresh를 시켜줘야합니다.
앞선 전 그림의 녹색 라인이 왼쪽 그림의 파란색 빨간색으로 된 회로입니다. 바로 커패시터에 저장된 신호를 읽어주는 역할을 합니다.
Vcore가 높은 전압, Vss가 낮은 전압으로 구성되어있는데, Vss를 0V라 한다면 BL(Bit line)에는 항상 Vcore/2만큼의 전압이 걸려있습니다.
이제부터 V_BL=Vcore/2이라고 생각하면 됩니다.
커패시터에 Vcore만큼 전압이 저장된다면, V_BL보다 큰 전압이므로
$$V_{BL}+\Delta V$$
로 표기할 수 있고, 0V 만큼 전압이 저장된다면, V_BL보다 작은 전압이므로,
$$V_{BL}-\Delta V$$
로 표기될 수 있습니다.
다시 본론으로 돌아가서 만약 Vcore만큼 저장되어있다면, WL을 ON 했을 때 /BL은 V_BL이고 BL은 V_BL+del V 이므로 파란색 위에 트랜지스터는 OFF되고 아래 트랜지스터는 ON됩니다. 그렇게 되면 두 파란색 트랜지스터 사이는 Vss가 되고 빨간색 위에 트랜지스터는 ON 아래 트랜지스터는 OFF가 됩니다. 이렇게 BL과 Vcore가 연결되게 되어 BL은 Vcore가 되어 커패시터 안에 Vcore가 저장되어있다는 것을 안정적으로 증폭 할 수 있고, 커패시터에 Vcore를 다시 저장해 줄 수 있습니다. 즉 읽기위한 증폭과 Refresh를 동시에 할 수 있습니다. 이를 전압 관점으로만 살펴본다면, 본 그림의 회로 아래에 있는 그래프를 보시면 됩니다. 초록색이 BL에 전압인데, RAS가 잠시 감소하며 읽기 동작을 위한 Active에 대한 신호를 줍니다. 즉 WL이 ON됩니다. 신호가 들어가면 회로 동작을 하여 커패시터에 저장된 값이 BL과 charge share를 하여 신호가 살짝 올라가고 회로가 안정화 되어 BL은 Vcore가 되고, /BL은 Vss가 됩니다. 여기서 쓰기동작까지 할 수 있는데, CAS가 잠시 감소하면 Yi라는 회로가 동작하여, BL에 신호가 들어가 쓰기를 수행합니다. 그러고 다시 대시상태인 BL은 V_BL로 돌아갑니다. 여기서 신호가 중요한데, 읽기 시간을 보통 t_RCD, 쓰기 시간을 T_WR로 부르고 둘의 총합을 t_RC라 합니다.
이제 공정을 봐야겠죠?? 공정은 바로 “DRAM 디램 공정”(링크)여기에 있습니다!! 링크를 눌러주세요~!
반응형
키워드에 대한 정보 dram 동작 원리
다음은 Bing에서 dram 동작 원리 주제에 대한 검색 결과입니다. 필요한 경우 더 읽을 수 있습니다.
이 기사는 인터넷의 다양한 출처에서 편집되었습니다. 이 기사가 유용했기를 바랍니다. 이 기사가 유용하다고 생각되면 공유하십시오. 매우 감사합니다!
사람들이 주제에 대해 자주 검색하는 키워드 034 DRAM 동작원리
- 반도체
- 면접
- 반도체직무
- 시대고시
034 #DRAM #동작원리
YouTube에서 dram 동작 원리 주제의 다른 동영상 보기
주제에 대한 기사를 시청해 주셔서 감사합니다 034 DRAM 동작원리 | dram 동작 원리, 이 기사가 유용하다고 생각되면 공유하십시오, 매우 감사합니다.